5.10 本 章 小 结
5.10 本 章 小 结
通过本章的学习，读者应该掌握以下几点：
（1）组合逻辑电路的分析方法是，先逐级写出逻辑表达式，然后进行化简得到简化的逻辑函数表达式。
（2）在设计组合逻辑电路时，要在给定的要求下按照基本的设计步骤进行，其中最关键的一步是根据题目要求列出真值表。
（3）熟练掌握编码器、译码器、加法器、数据选择器等典型组合电路的逻辑功能、设计方法和分析方法。
5.11 练 习 题
1．分析图5-52所示的逻辑电路，写出逻辑表达式并列出真值表，试说明电路实现的逻辑功能。
|
图5-52 某逻辑电路图
|
（1）F（A，B，C，D）=∑m（0，2，4，7，8，13，15）
（2）F（A，B，C，D）=∑m（1，3，5，7，9，11，13，15）
（3）F（A，B，C，D）=∏M（0，1，4，5，7，8，13，14，15）
（4）F（A，B，C，D）=∏M（7，8，9，13）
（5）F =AB' C+AC'+BD
（6）F=（A+B+C）（B+C）（A+D）
3．设输入只有原变量，没有反变量，试用三级或非门实现下列函数。
（1）F（A，B，C，D）=∑M（0，2，7，8，13，15）
（2）F（A，B，C，D）=∏M（0，2，5，7，8，9，13）
4．试用八路数据选择器实现如下函数。
（1）F=AB+A' C
（2）F（A，B，C，D）=∑m（0，2，4，7，8，11，14）
（3）F（A，B，C，D）=∏M（0，1，2，7，8，9，13）
5．试用与非门设计一个全减器。
6．用与非门设计一个将5421码转换成七段显示器输入代码的逻辑电路。其码表如表5-20所示。
表5-20 5421码转换成七段显示器输入代码码表
|
十进制数 |
输 入 |
输 出 | |||||||||
|
D3 |
D2 |
D1 |
D0 |
a |
b |
c |
d |
e |
f |
g | |
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
续上表
|
十进制数 |
输 入 |
输 出 | |||||||||
|
D3 |
D2 |
D1 |
D0 |
a |
b |
c |
d |
e |
f |
g | |
|
|
|
|
|
|
|
|
|
|
|
| |
|
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
|
2 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
|
3 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
|
4 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
5 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
|
6 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
|
7 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
|
8 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
9 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
7．试用3-8译码器和门电路实现下列函数。
（1）F=A+B+C'
（2）F=AB'+BC'+A' C
8．简述串行进位加法器和并行进位加法器的区别和各自的优点。
9．分析图5-53所示的奇偶校验电路，写出监督码C，并说明S为何值时信号A﹑B﹑C﹑D传输正确。
图5-53 奇偶校验电路图
10．设计一个无冒险的组合电路，实现如下函数。
F=ABC' D+A' B' C+A' BD+AB' C' +ABC'+A' BCD+AB' C' D+A' B' CD'