您的位置: 网站首页 > 电子与嵌入式 > 数字电子技术与逻辑设计教程 > 第4章 触发器 > 【4.2 时钟控制触发器】

4.2 时钟控制触发器

 

4.2  时钟控制触发器

4.2.1  时钟控制R-S触发器

4-6  时钟R-S触发器电路图

 

数字系统使用的触发器,往往要求触发器的输入信号不是随时都能影响其输出,而是按照一定的时间节拍变化,这就要求给触发器加上一个时钟控制信号,称它为时钟脉冲CPClock Pulse)。称有这种时钟脉冲控制的基本R-S触发器为时钟控制R-S触发器。其电路图如图4-6所示。可见,该触发器的输入变为:

S1'=S·CP'

R1'=R·CP'

CP=0时,S1'=R1'=1,触发器的状态将保持不变。当CP=1时,S1'=S'R1'=R'触发器的状态随输入端SR的变化而变化。于是,根据基本R-S触发器的特性方程,可以得到时钟脉冲R-S触发器的特性方程,即当CP=1时,

Q*=S+R'

SR=0                4.5

式中,SR=0是时钟R-S触发器必须满足的条件,即约束条件。将在CP=1CP=0期间,触发器能改变状态的触发方式称为电平触发方式。

根据特性方程,可以写出当CP =1时时钟R-S触发器的逻辑功能真值,如表4-6所示。

SR=01时,因门3输出为1,门4输出为0,基本R-S触发器被复位,故时钟R-S触发器Q*=0。同理可分析得出当SR=10时,Q*=1。当SR=00时,门3和门4输出均为1,基本触发器维持原状态不变,故Q*=Q。当SR=11时,因门3和门4输出均为0,而该输入状态对基本R-S触发器是不允许的,故SR=11的输入状态对时钟R-S触发器是不允许的。

而当CP=0时,均为Q*=Q。下面进一步给出时钟R-S触发器的状态转换真值表和激励表,如表4-7所示。

4-6  时钟R-S触发器逻辑功能真值表

Q

S

R

Q*

Q

S

R

Q*

0

0

0

0

1

0

0

1

0

0

1

0

1

0

1

0

0

1

0

1

1

1

0

1

0

1

1

d

1

1

1

d

4-7  时钟R-S触发器状态转换真值表和激励表

Q

Q*

S

R

Q

Q*

S

R

0

0

0

d

1

0

0

1

0

1

1

0

1

1

d

0

为进一步理解时钟脉冲对触发器的触发控制作用,现给出时钟R-S触发器的工作波形图如图4-7所示。

图中假定触发器的初态为0。可见,当CP=0时,不论SR如何变化,触发器的状态维持不变,只有CP的上升沿(即时钟脉冲由低电平上跳到高电平)和CP=1期间触发器的状态才随SR的取值而变化,同样道理,可以用或非门构成时钟脉冲R-S触发器,其电路图如图4-8所示。图4-9是时钟R-S触发器的电路符号。

4-7  时钟R-S触发器工作波形图

             

4-8  或非门时钟R-S触发器                  4-9  时钟R-S触发器的电路符号

4.2.2  二次翻转现象

在许多数字系统中,常常需要将一个触发器的输出直接接到或经过组合电路处理后接到另一个触发器的输入端,且该系统由一个统一的时钟脉冲控制。举例如图4-10所示。该电路的作用是当一个时钟脉冲到来时将输入端的信息D存入触发器1,将触发器1的信息转存于触发器2,而将触发器2的信息传送出去,要求一个始终脉冲到来,触发器的状态只更新一次。

4-10  分析二次翻转现象电路图

假定输入信息D=1,即S1=1R1=0,触发器1原态信息为0,即:

Q1=0       Q1' =1

触发器2原态信息为1,即:

Q2=1       Q2' =0

当时钟到来之后,经两级门延时,触发器1的状态由0变为1,触发器2的状态由1变为0(从时钟上升沿算起,Q1经两级门延时由0变为1Q1' 经三级门延时由1变为0Q2' 经两级门延时由0变为1Q2经三级门延时由1变为0)。如果时钟为1的持续期较长,触发器1的新态又作用在触发器2上,再经过两或三个延时,触发器2又要从0态变为1态,即触发器2在一个时钟脉冲内状态更新了两次,这种现象就叫做触发器的二次翻转现象,一般情况下是不允许的。想要克服这种现象一般有以下两种方法。

·    是控制时钟脉冲的宽度在两到三个延时之间,但是实际上这个条件很难实现。

·    从电路上改进,下面分别讲解的主从触发器和维持阻塞式触发器就是这方面的改进电路。